La JEDEC Solid State Technology Association, leader mondial dans le développement de normes pour l’industrie microélectronique, a annoncé aujourd’hui la publication de la norme JESD209-6, la dernière norme LPDDR6 (Low Power Double Data Rate 6). La norme JESD209-6 est conçue pour améliorer considérablement la vitesse et l’efficacité de la mémoire pour diverses utilisations, notamment les appareils mobiles et l’IA. La nouvelle norme JESD209-6 LPDDR6 représente une avancée significative dans la technologie de la mémoire, offrant des performances, une efficacité énergétique et une sécurité améliorées. Pour plus d’informations et pour télécharger la norme, rendez-vous sur le site web de JEDEC. Haute performance Pour permettre les applications d’IA et autres charges de travail hautes performances, la LPDDR6 utilise une architecture à double sous-canal qui permet un fonctionnement flexible tout en conservant une granularité fine de 32 octets. En outre, les principales caractéristiques de la LPDDR6 sont les suivantes : – 2 sous-canaux par puce, 12 lignes de signal de données (DQ) par sous-canal pour optimiser les capacités de performance des canaux – Chaque sous-canal comprend 4 signaux de commande/adresse (CA), optimisés pour réduire le nombre de billes et améliorer la vitesse d’accès aux données – Mode d’efficacité statique conçu pour prendre en charge les configurations de mémoire haute capacité et maximiser l’utilisation des ressources de la banque – Accès flexible aux données, contrôle de la longueur de rafale à la volée pour prendre en charge l’accès 32B et 64B – L’écriture dynamique NT-ODT (non-target on-die termination) permet à la mémoire d’ajuster l’ODT en fonction des exigences de la charge de travail, améliorant ainsi l’intégrité du signal […]

Lire la suite