Les News

Mémoire DDR5 : une puce de test chez Cadence gravée en 7 nm

Cet article est une publication originale de ce site

Le JEDEC n’a pas encore totalement finalisé les spécifications de la mémoire DDR5 mais Cadence annonce avoir développé une première puce de test gravée en 7 nm chez TSMC.

Retrouvez la suite de l'article original ici

 

[mr_rating_form]

Restez connecté !

Recevez gratuitement les dernières alertes sur l'actualité hardware PC




简体中文 ZH-CN Nederlands NL English EN Français FR Deutsch DE Italiano IT Português PT Русский RU Español ES